如題請問各位前輩,相信大家都知道,VCC與Vce(sat)的關係(VccM,越小=>Vce(sat)越大),因此,假設:
A家之DRIVER IC最大使用電源為20V(一般使用在15V);UVLO=11.2V
B家之DRIVER IC最大使用電源為20V(一般使用在15V);UVLO=10.4V
由上所述,B家之Vcd(sat)必大於A家,因此小弟想請問,難道IC設計者沒考慮到這問題嗎?還是較低的UVLO有另外的好處呢(請就此點多做說明)?謝謝各位!!
本話題由
周振坤
於2008-03-30 00:00:00 發表
目前共有2人回覆,最後回覆時間: 2008-03-31 08:19:38
|